SEMICONDUCTOR CHIP AND SEMICONDUCTOR DEVICE

Patent Number:

JP2000228468

Publication date:

2000-08-15

Inventor(s):

ISHII HIDEKI

Applicant(s):

MITSUBISHI ELECTRIC CORP

Application Number: JP19990029057 19990205

Priority Number(s):

IPC Classification:

H01L23/32; H01L21/60; H01L23/12; H01L23/28

EC Classification:

Equivalents:

Abstract^{*}

PROBLEM TO BE SOLVED: To provide a semiconductor device capable of high-density mounting on a mother board.

SOLUTION: This semiconductor device is provided with a plurality of inner bump electrodes 2 on the main face and a plurality of outer bump electrodes 3, a finger electrode 4, and circuit wiring to connect the outer bump electrode 3 with the finger electrode 4. An interposer 5 is connected through an inner bump 2a to the main face of the semiconductor chip 1 covering the rear with an insulating film exclusive of the outer bump electrodes 3 and the finger electrode requiring electric connection. A finger electrode 7 provided at the periphery of the interposer 6 and the finger electrode 4 provided at the periphery of the rear 1 of the semiconductor chip are connected with each other by a wire 8. These semiconductor devices are piled up in two stages or more in vertical direction, and the outer bump electrode 3 of the semiconductor device on the lower stage and the interposer 6 of the semiconductor device on the upper stage are electrically connected with each other through a solder bump 10, whereby multistage semiconductor device materializes, and the high-density mounting on the mother board 20 becomes possible.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-228468

(P2000-228468A)

(43)公開日 平成12年8月15日(2000.8.15)

(51) Int.Cl.7		識別配号	FΙ		Ĭ	·-7J-ト゚(参考)
HO1L	23/32		H01L	23/32	D	4M109
	21/60	•		21/60		5 F O 4 4
	23/12		•	23/28	J	
	23/28			23/12	Q	

審査請求 未請求 請求項の数10 OL (全 8 頁)


		番室的水 木砂水 耐水坝の数10 UL (主 8 貝
(21) 出願番号	特顏平11-29057	(71)出願人 000006013 三菱電機株式会社
(22)出顧日	平成11年2月5日(1999.2.5) ·	東京都千代田区丸の内二丁目2番3号 (72)発明者 石井 秀基 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (74)代理人 100073759 弁理士 大岩 増雄 Fターム(参考) 4M109 AA01 BA03 DA06
		5F044 AA05 EE02 JJ03 RR03

(54) 【発明の名称】 半導体チップ及び半導体装置

(57)【要約】

【課題】 マザーボードへの高密度実装が可能な半導体 装置を得る。

【解決手段】 主面に複数のインナーバンプ電極2、裏面に複数のアウターバンプ電極3、フィンガー電極4及びアウターバンプ電極3とフィンガー電極4を接続する回路配線5が設けられ、電気的接続を要するアウターバンプ電極3及びフィンガー電極4を除く裏面を絶縁膜で覆った半導体チップ1主面に、インナーバンプ2。を介してインターボーザ6を接続し、インターボーザ6周辺部に設けられたフィンガー電極7と半導体チップ裏面1周辺部に設けられたフィンガー電極4をワイヤ8で接続した。この半導体装置を上下方向に2段以上積み重ね、下段の半導体装置のアウターバンプ電極3と、上段の半導体装置のインターボーザ6をはんだバンプ10を介して電気的に接続することにより、半導体装置の多段化が図られ、マザーボード20への高密度実装が可能となった。



1: 半導体チップ はa: インナーバンプ 9: 封止樹脂 3: アウターバンプ銀極 10: はんだバンプ 4:フィンガー電極 20: マザーボード 6: インターポーザ 21: ランド 7:フィンガー電板

【特許請求の範囲】

【請求項1】 主面に複数のインナーバンプ電極、裏面に複数のアウターバンプ電極、フィンガー電極及び上記アウターバンプ電極と上記フィンガー電極を接続する回路配線が設けられた半導体チップであって、上記アウターバンプ電極及び上記フィンガー電極を除く裏面を絶縁膜で覆ったことを特徴とする半導体チップ。

【請求項2】 請求項1に記載の半導体チップ主面にインナーバンプを介して接続されたインターボーザ、

上記インターボーザ周辺部に設けられたフィンガー電極 と上記半導体チップ裏面周辺部に設けられたフィンガー 電極を接続するワイヤ、

上記インターボーザの上記半導体チップ搭載面側に設けられ、上記インターボーザ周辺部及び上記半導体チップ 周辺部に設けられた各々の上記フィンガー電極と上記ワイヤを覆う封止樹脂を備えたことを特徴とする半導体装置。

【請求項3】 請求項2に記載の半導体装置を上下方向に2段以上積み重ね、下段となる上記半導体装置の半導体チップ裏面のアウターバンプ電極と、上段となる上記半導体装置のインターボーザを電気的に接続したことを特徴とする半導体装置。

【請求項4】 主面に複数のインナーバンプ電極が設けられた半導体チップ、

一方の面に上記半導体チップ裏面が樹脂等により接合され、他方の面に複数のはんだバンプ実装ランドが設けられた配線基板、

上記半導体チップ主面にインナーバンプを介して接続されたインターボーザ、上記インターボーザ周辺部に設けられたフィンガー電極と上記配線基板周辺部に設けられたボンディングパッドを接続するワイヤ。

上記配線基板上に設けられ、上記はんだバンプ実装ランドと上記ボンディングパッドを接続する回路配線、

上記インターポーザの上記半導体チップ搭載面側に設けられ、上記フィンガー電極、上記ボンディングパッド及び上記ワイヤを覆う封止樹脂を備えたことを特徴とする 半導体装置。

【請求項5】 請求項4に記載の半導体装置を上下方向に2段以上積み重ね、下段となる上記半導体装置の配線 基板上のはんだバンプ実装ランドと、上段となる上記半導体装置のインターボーザを電気的に接続したことを特徴とする半導体装置。

【請求項6】 主面に複数のインナーバンプ電極が設けられた第1の半導体チップ、

上記第1の半導体チップと裏面同士を樹脂等により接合された第2の半導体チップ、

上記第1の半導体チップ主面にインナーバンプを介して 接続されたインターボーザ、

上記インターボーザ周辺部に設けられたフィンガー電極 Aと上記第2の半導体チップ主面に設けられた電極を接 続するワイヤA、

上記インターボーザの上記第1の半導体チップ及び上記第2の半導体チップ搭載面側に設けられ、上記第1の半導体チップ及び上記第2の半導体チップ、上記フィンガー電極A及び上記ワイヤAを覆う封止樹脂A、

一方の面に上記封止樹脂A上面が樹脂等により接合され、他方の面に複数のはんだバンプ実装ランドが設けられた配線基板、

上記インターボーザ周辺部に設けられたフィンガー電極 Bと上記配線基板周辺部に設けられたボンディングパッ ドを接続するワイヤB、

上記配線基板上に設けられ、上記はんだバンプ実装ランドと上記ボンディングパッドを接続する回路配線、

上記インターボーザの上記第1の半導体チップ及び上記第2の半導体チップ搭載面側に設けられ、上記フィンガー電極B、上記ボンディングパッド及び上記ワイヤBを覆う封止樹脂Bを備えたことを特徴とする半導体装置。

【請求項7】 請求項6に記載の半導体装置を上下方向に2段以上積み重ね、下段となる上記半導体装置の配線基板上のはんだバンプ実装ランドと、上段となる上記半導体装置のインターボーザを電気的に接続したことを特徴とする半導体装置。

【請求項8】 インターボーザ上にインナーバンプを介して接続された半導体チップを樹脂で封止してなる半導体パッケージ、

上記半導体パッケージが上下両面に接続された配線基 板、

上記配線基板をマザーボード上に保持すると共に、上記 配線基板と上記マザーボード間を電気的に接続するリー ドフレームを備えたことを特徴とする半導体装置。

【請求項9】 インターポーザ上にインナーバンプを介して接続された半導体チップを樹脂で封止してなる半導体パッケージ、

上記半導体パッケージが主面に接続された配線基板、 上記配線基板を上下方向に2段以上積み重ねた状態でマ ザーボード上に保持すると共に、上記配線基板相互間及 び上記各配線基板と上記マザーボード間を電気的に接続 するリードフレームを備えたことを特徴とする半導体装 置。

【請求項10】 インターボーザ上にインナーバンプを 介して接続された半導体チップを樹脂で封止してなる半 導体パッケージ、

上記半導体パッケージが主面に接続された配線基板、 上記配線基板を上下方向に2段以上積み重ねた状態で保 持すると共に、上記配線基板相互間を電気的に接続する リードフレームを備え、最下段の上記配線基板裏面をは んだパンプを介してマザーボードに接続したことを特徴

とする半導体装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄型で高密度実装が可能な半導体装置に関するものである。

[0002]

【従来の技術】図11(a)は、従来の半導体装置を示 す断面図、図11(b)は、従来の半導体装置の主面を 説明するための下面透視図、図11(c)は従来の半導 体装置の裏面を説明するための上面図である。図におい て、30は従来の半導体装置である半導体パッケージで あり、1は主面に複数のインナーバンプ電極2が設けら れた半導体チップ、6はインナーバンプ2aを介して半 導体チップ1主面と接続されたインターボーザ、9はイ ンターボーザ6の半導体チップ1搭載面側に設けられた 封止樹脂、10はインターボーザ6下面に形成されたは んだバンプ、17は半導体チップ1の主面に形成された 回路配線、20は半導体パッケージ30を搭載するため のランド21が形成されたマザーボードである。従来の 半導体パッケージ30は、半導体チップ1主面をインナ ーバンプ2aを介してインターボーザ6に接続し、封止 樹脂9により封止してなるものである。 インターボーザ 6下面には、はんだバンプ10が形成され、マザーボー ド20のランド21と接続される。

[0003]

【発明が解決しようとする課題】このように、従来の半導体装置は、半導体パッケージ30をマザーボード20の上面もしくは上下面に平面実装するように構成されているため、実装スペースがマザーボード20の上下面の面積による制約を受け、高密度実装が困難であるという問題があった。

【0004】本発明は、上記のような問題点を解消する ためになされたもので、マザーボードへの高密度実装が 可能な半導体装置を得ることを目的とする。

[0005]

【課題を解決するための手段】本発明に係わる半導体チ ップは、主面に複数のインナーバンプ電極、裏面に複数 のアウターバンプ電極、フィンガー電極及びアウターバ ンプ電極とフィンガー電極を接続する回路配線が設けら れた半導体チップであって、アウターバンプ電極及びフ ィンガー電極を除く裏面を絶縁膜で覆ったものである。 また、本発明に係わる半導体装置は、上記半導体チップ 主面にインナーバンプを介して接続されたインターボー ザと、インターボーザ周辺部に設けられたフィンガー電 極と半導体チップ裏面周辺部に設けられたフィンガー電 極を接続するワイヤと、インターボーザの半導体チップ 搭載面側に設けられ、インターポーザ周辺部及び半導体 チップ周辺部に設けられた各々のフィンガー電極とワイ ヤを覆う封止樹脂を備えたものである。さらに、上記半 導体装置を上下方向に2段以上積み重ね、下段となる半 導体装置の半導体チップ裏面のアウターバンプ電極と、 上段となる半導体装置のインターボーザを電気的に接続 したものである。

【0006】また、主面に複数のインナーバンプ電極が 設けられた半導体チップと、一方の面に半導体チップ裏 面が樹脂等により接合され、他方の面に複数のはんだバ ンプ実装ランドが設けられた配線基板と、半導体チップ 主面にインナーバンプを介して接続されたインターポー ザと、インターポーザ周辺部に設けられたフィンガー電 極と配線基板周辺部に設けられたボンディングパッドを 接続するワイヤと、配線基板上に設けられ、はんだバン プ実装ランドとボンディングパッドを接続する回路配線 と、インターボーザの半導体チップ搭載面側に設けら れ、フィンガー電極、ボンディングパッド及びワイヤを 覆う封止樹脂を備えたものである。さらに、上記半導体 装置を上下方向に2段以上積み重ね、下段となる半導体 装置の配線基板上のはんだバンプ実装ランドと、上段と なる半導体装置のインターボーザを電気的に接続したも のである。

【0007】また、主面に複数のインナーバンプ電極が 設けられた第1の半導体チップと、第1の半導体チップ と裏面同士を樹脂等により接合された第2の半導体チッ プと、第1の半導体チップ主面にインナーバンプを介し て接続されたインターボーザと、インターボーザ周辺部 に設けられたフィンガー電極Aと第2の半導体チップ主 面に設けられた電極を接続するワイヤAと、インターポ ーザの第1の半導体チップ及び第2の半導体チップ搭載 面側に設けられ、第1の半導体チップ及び第2の半導体 チップ、フィンガー電極A及びワイヤAを覆う封止樹脂 Aと、一方の面に封止樹脂A上面が樹脂等により接合さ れ、他方の面に複数のはんだバンプ実装ランドが設けら れた配線基板と、インターボーザ周辺部に設けられたフ ィンガー電極Bと配線基板周辺部に設けられたボンディ ングパッドを接続するワイヤBと、配線基板上に設けら れ、はんだバンプ実装ランドとボンディングパッドを接 続する回路配線と、インターポーザの第1の半導体チッ プ及び第2の半導体チップ搭載面側に設けられ、フィン ガー電極B、ボンディングパッド及びワイヤBを覆う封 止樹脂Bを備えたものである。さらに、上記半導体装置 を上下方向に2段以上積み重ね、下段となる半導体装置 の配線基板上のはんだバンプ実装ランドと、上段となる 半導体装置のインターポーザを電気的に接続したもので

【0008】また、インターボーザ上にインナーバンプを介して接続された半導体チップを樹脂で封止してなる半導体パッケージと、この半導体パッケージが上下両面に接続された配線基板と、この配線基板をマザーボード上に保持すると共に、配線基板とマザーボード間を電気的に接続するリードフレームを備えたものである。また、インターボーザ上にインナーバンプを介して接続された半導体チップを樹脂で封止してなる半導体パッケージと、この半導体パッケージが主面に接続された配線基板と、この配線基板を上下方向に2段以上積み重ねた状

限でマザーボード上に保持すると共に、配線基板相互間 及び各配線基板とマザーボード間を電気的に接続するリ ードフレームを備えたものである。さらに、インターボ ーザ上にインナーバンプを介して接続された半導体チッ プを樹脂で封止してなる半導体パッケージと、この半導 体パッケージが主面に接続された配線基板と、この配線 基板を上下方向に2段以上積み重ねた状態で保持すると 共に、配線基板相互間を電気的に接続するリードフレー ムを備え、最下段の配線基板裏面をはんだバンプを介し てマザーボードに接続したものである。

[0009]

【発明の実施の形態】実施の形態1.以下に、本発明の 実施の形態を図面に基づいて説明する。図1(a)は、 本発明の実施の形態1である半導体装置の半導体チップ 主面を説明するための下面透視図、図1(b)は同半導 体装置の半導体チップ裏面を説明するための上面透視図 である。また、図2(a)、図2(b)及び図2(c) は、それぞれ同半導体装置を示す断面図、主面を示す下 面図及び裏面を示す上面図であり、図中、同一、相当部 分には同一符号を付している。図1において、1は本実 施の形態における半導体チップであり、主面に複数のイ ンナーバンプ電極 2、裏面に複数のアウターバンプ電極 3、フィンガー電極4及びアウターバンプ電極3とフィ ンガー電極4を接続する回路配線5が設けられ、電気的 接続を要するアウターバンプ電極3及びフィンガー電極 4を除く裏面を絶縁膜(図示せず)で覆ったものであ る。また、17は半導体チップ1主面に形成された回路 配線である。

【0010】次に、本実施の形態による半導体装置の構造を図2を用いて説明する。図において、6は半導体チップ1主面にインナーバンプ2aを介して接続されたインターボーザ、8はインターボーザ6周辺部に設けられたフィンガー電極7と半導体チップ1裏面周辺部に設けられたフィンガー電極4を接続するワイヤ、9はインターボーザ6の半導体チップ1搭載面側に設けられ、インターボーザ6周辺部及び半導体チップ1周辺部に設けられた各々のフィンガー電極7、4とワイヤ8を覆う封止樹脂、10はインターボーザ6下面に形成されたはんだバンプを示している。

【0011】図3は、本実施の形態による半導体装置を上下方向に2段以上積み重ね、下段となる半導体装置の半導体装置のインターボンプ電極3と、上段となる半導体装置のインターボーザ6をはんだバンプ10を介して電気的に接続したものを、ランド21が形成されたマザーボード20上にはんだバンプ10を介して接続したものである。以上のように、本実施の形態によれば、インターボーザ6と半導体チップ1裏面間をワイヤ8により電気的に接続することにより、半導体チップ1裏面に設けられたアウターバンプ電極3とインターボーザ6間を電気的に接続したので、半導体装置の多段化が

図られ、マザーボード20への高密度実装が可能となった。

【0012】実施の形態2. 図4は、本発明の実施の形 態2である半導体装置を示す断面図である。図におい て、1aは主面に複数のインナーバンプ電極が設けられ た半導体チップ、11は一方の面に半導体チップ1a裏 面が樹脂12により接合され、他方の面に複数のはんだ バンプ実装ランド13が設けられた配線基板、8はイン ターボーザ6周辺部に設けられたフィンガー電極7と配 線基板11周辺部に設けられたボンディングパッド14 を接続するワイヤである。なお、図中、同一、相当部分 には同一符号を付し、説明を省略する。本実施の形態に おける半導体装置の配線基板11上には、はんだバンプ 実装ランド13とボンディングパッド14を接続する回 路配線(図示せず)が設けられ、配線基板11周辺部に 設けられたボンディングパッド14と、インターボーザ 6周辺部に設けられたフィンガー電極7は、ワイヤ8に より接続されている。また、インターポーザ6の半導体 チップ1 a 搭載面側には、フィンガー電極7、ボンディ ングパッド14及びワイヤ8を覆う封止樹脂9が設けら れている。

【0013】図5は、本実施の形態による半導体装置を上下方向に2段以上積み重ね、下段となる半導体装置の配線基板11上のはんだバンプ実装ランド13と、上段となる半導体装置のインターボーザ6をはんだバンプ10を介して電気的に接続したものを、ランド21が形成されたマザーボード20上にはんだバンプ10を介して接続したものである。以上のように、本実施の形態によれば、インターボーザ6と配線基板11間をワイヤ8により電気的に接続することにより、配線基板11上に設けられたはんだバンプ実装ランド13とインターボーザ6間を電気的に接続したので、半導体装置の多段化が図られ、マザーボード20への高密度実装が可能となった。

【0014】実施の形態3.図6は、本発明の実施の形態3である半導体装置を示す断面図である。図において、1 a は主面に複数のインナーバンプ電極が設けられた第1の半導体チップ、1 b は第1の半導体チップ1 a と裏面同士を樹脂12aにより接合された第2の半導体チップ、6は第1の半導体チップ1 a 主面にインナーバンプ2aを介して接続されたインターボーザ、8 a はインターボーザ6周辺部に設けられたフィンガー電極A7aと第2の半導体チップ1b 主面に設けられた電極(図示せず)を接続するワイヤA、9 a はインターボーザ6の第1の半導体チップ1a及び第2の半導体チップ1b 搭載面側に設けられ、第1の半導体チップ1a及び第2の半導体チップ1b、フィンガー電極A7a及びワイヤA8aを覆う封止樹脂Aである。

【0015】さらに、11は一方の面に封止樹脂A9a 上面が樹脂12bにより接合され、他方の面に複数のは んだバンプ実装ランド13が設けられた配線基板、8bはインターボーザ6周辺部に設けられたフィンガー電極B7bと配線基板11周辺部に設けられたボンディングパッド14を接続するワイヤB、9bはインターボーザ6の第1の半導体チップ1a及び第2の半導体チップ1b搭載面側に設けられ、フィンガー電極B7b、ボンディングパッド14及びワイヤB8bを覆う封止樹脂Bである。また、配線基板11上には、はんだバンプ実装ランド13とボンディングパッド14を接続する回路配線(図示せず)が設けられている。

【0016】図7は、本実施の形態による半導体装置を上下方向に2段以上積み重ね、下段となる半導体装置の配線基板11上のはんだバンプ実装ランド13と、上段となる半導体装置のインターボーザ6をはんだバンプ10を介して電気的に接続したものを、ランド21が形成されたマザーボード20上にはんだバンプ10を介して接続したものである。以上のように、本実施の形態によれば、半導体装置内に2個の半導体チップ1a、1bを収納し、インターボーザ6と配線基板11間をワイヤ8bにより電気的に接続することにより、配線基板11上に設けられたはんだバンプ実装ランド13とインターボーザ6間を電気的に接続したので、半導体装置の多段化が図られ、マザーボード20への高密度実装が可能となった。

【0017】なお、上記実施の形態1~3では、半導体チップ1裏面周辺部に設けられたフィンガー電極4または配線基板11周辺部に設けられたボンディングパッド14とインターボーザ6周辺部に設けられたフィンガー電極7の接続にワイヤを使用した場合について説明したが、その他の方法を用いて電気的接続を行っても良く、同様の効果が得られる。

【0018】実施の形態4. 図8は、本発明の実施の形 態4である半導体装置を示す断面図である。図におい て、30はインターボーザ6上にインナーバンプ2aを 介して接続された半導体チップ1を樹脂9で封止してな る従来と同様の半導体パッケージ、11aは半導体パッ ケージ30が、はんだパンプ実装ランド13及びはんだ バンプ10を介して上下両面に接続された配線基板、1 5は配線基板11aをマザーボード20上に保持すると 共に、配線基板11aとマザーボード20間を電気的に 接続するリードフレーム、16は配線基板11a上に設 けられたリードフレーム15を接続するための実装ラン ドである。なお、図中、同一、相当部分には同一符号を 付し、説明を省略する。本実施の形態によれば、配線基 板11 aの上下両面に従来の半導体パッケージ30を接 続したものを、リードフレーム15によりマザーボード 20に接続することにより、半導体装置の多段化が図ら れ、高密度実装が可能となった。

【0019】実施の形態5. 図9は、本発明の実施の形態5である半導体装置を示す断面図である。図におい

て、11bは従来と同様の半導体パッケージ30が主面に接続された配線基板、15aは配線基板11bを上下方向に2段以上積み重ねた状態でマザーボード20上に保持すると共に、配線基板11b相互間及び各配線基板11bとマザーボード20間を電気的に接続するリードフレームである。なお、図中、同一、相当部分には同一符号を付し、説明を省略する。本実施の形態によれば、配線基板11bの主面に従来の半導体パッケージ30を接続したものを2段以上積み重ね、配線基板11b相互間及び各配線基板11bとマザーボード20間をリードフレーム15aにより接続することにより、半導体装置の多段化が図られ、高密度実装が可能となった。

【0020】実施の形態6.図10は、本発明の実施の形態6である半導体装置を示す断面図である。図において、11bは従来と同様の半導体パッケージ30が主面に接続された配線基板、15bは配線基板11bを上下方向に2段以上積み重ねた状態で保持すると共に、配線基板11b相互間を電気的に接続するリードフレームである。なお、図中、同一、相当部分には同一符号を付し、説明を省略する。本実施の形態によれば、配線基板11bの主面に従来の半導体パッケージ30を接続したものを2段以上積み重ね、配線基板11b相互間をリードフレーム15bにより電気的に接続し、最下段の配線基板11bとマザーボード20をはんだバンプ10を介して接続することにより、半導体装置の多段化が図られ、高密度実装が可能となった。

【0021】なお、上記実施の形態1~6では、各々の 半導体装置をマザーボード20の片面に2段に積み重ね た例について説明したが、2段以上に積み重ねることも 可能である。さらに、マザーボード20両面へ積み重ね ることも可能であり、より一層の高密度実装が可能とな る。また、上記実施の形態1~6における半導体装置で は、はんだバンプ10を形成した構造について説明した が、はんだバンプ10を形成せずランドのみの構造でも 良い。

[0022]

【発明の効果】以上のように、本発明によれば、インターボーザ周辺部に設けられたフィンガー電極と半導体チップ裏面周辺部に設けられたフィンガー電極をワイヤにより電気的に接続し、半導体チップ裏面に設けられたアウターバンプ電極とインターボーザ間を電気的に接続したので、この半導体装置を上下方向に2段以上積み重ね、下段となる半導体装置の半導体チップ裏面のアウターバンプ電極と、上段となる半導体装置のインターボーザを電気的に接続することにより、半導体装置の多段化が図られ、高密度実装が可能となった。

【0023】また、インターポーザ周辺部に設けられたフィンガー電極と配線基板周辺部に設けられたボンディングバッドをワイヤにより電気的に接続し、配線基板上に設けられたはんだバンプ実装ランドとインターポーザ

間を電気的に接続したので、この半導体装置を上下方向 に2段以上積み重ね、下段となる半導体装置の配線基板 上のはんだパンプ実装ランドと、上段となる半導体装置 のインターボーザを電気的に接続することにより、半導 体装置の多段化が図られ、高密度実装が可能となった。 【図面の簡単な説明】

【図1】 本発明の実施の形態1である半導体装置を示す下面透視図及び上面透視図である。

【図2】 本発明の実施の形態1である半導体装置を示す断面図、下面図及び上面図である。

【図3】 本発明の実施の形態1である半導体装置をマザーボードに多段実装した場合を示す断面図である。


【図4】 本発明の実施の形態2である半導体装置を示す断面図である。

【図5】 本発明の実施の形態2である半導体装置をマザーボードに多段実装した場合を示す断面図である。


【図6】 本発明の実施の形態3である半導体装置を示す断面図である。

【図7】 本発明の実施の形態3である半導体装置をマ ザーボードに多段実装した場合を示す断面図である。

【図1】



【図4】



【図8】 本発明の実施の形態4である半導体装置を示す断面図である。

【図9】 本発明の実施の形態5である半導体装置を示す断面図である。


【図10】 本発明の実施の形態6である半導体装置を 示す断面図である。

【図11】 従来の半導体装置を示す断面図、下面透視 図及び上面図である。


【符号の説明】

1、1a、1b 半導体チップ、2 インナーバンプ電極、2a インナーバンプ、3 アウターバンプ電極、4 フィンガー電極、5 回路配線、6 インターボーザ、7、7a、7b フィンガー電極、8、8a、8b ワイヤ、9、9a、9b 封止樹脂、10 はんだバンプ、11、11a、11b 配線基板、12、12a、12b 樹脂、13 はんだバンプ実装ランド、14 ボンディングパッド、15、15a、15b リードフレーム、16 実装ランド、17 回路配線、20マザーボード、21 ランド、30 半導体パッケージ・


【図2】




【図5】




【図6】




【図7】




【図8】






【図10】




:(8) 000-228468 (P2000-22hJL8





(b)



(c }

